Département d'Electronique, des Détecteurs et d'Informatique pour la Physique

A l’horizon 2030 une nouvelle machine dédiée à l’étude de la structure des nucléons et des noyaux verra le jour : le futur Collisionneur Electron-Ion (EIC). La contribution technique qu’adresse ce projet de R&D (conception d’un ASIC de grande taille dédié à la lecture de capteurs AC-LGAD) est ambitieuse et nécessite plusieurs itérations d’ASICs. Ce projet ouvre la voie à de nombreuses applications au sein de la collaboration EIC, en physique des particules, et a vocation à donner à la communauté française une position très forte et visible à l’international. Les processus diffractifs et les réactions exclusives qui permettront de sonder le contenu en gluons des noyaux atomiques à EIC requièrent la détection de particules à très petit angle solide (<5mrad) avec une résolution spatiale de l’ordre de 50 um et en temps de l’ordre de 30 ps. Aucun détecteur compact peut à ce jour fournir des mesures 4D (position et temps) avec ces résolutions. Cependant, de nouveaux capteurs dits LGAD (Low Gain Avalanche Diodes) avec un couplage capacitif (AC) offrent une voie très prometteuse. De nombreux détecteurs d’EIC prévoient l’emploi d’AC-LGADs, dont les Roman Pots placés très à l’avant pour la détection à très petits angles. Les performances de ce type de capteurs couplés à une micro-électronique complexe doivent être évaluées. Le but de ce projet est de développer un ASIC de lecture (32x32 voies) dédié aux AC-LGAD et de caractériser l’ensemble capteur+ASIC dans un environnement proche des conditions expérimentales. Notre consortium est composé d’experts reconnus internationalement en micro-électronique et en caractérisation de détecteurs semi-conducteurs. En s’appuyant sur une équipe de BNL, qui nous fournit des AC-LGADs, nous disposons de toutes les compétences requises pour une maîtrise complète de l’ensemble «capteur+ASIC». Un tel développement, au-delà des applications à EIC est particulièrement intéressant en vue des futures expériences auprès de collisionneurs (FCC, ILC..)

Pour les futurs détecteurs de particules il faudra intégrer des sous-détecteurs internes, ce qui permettra la reconstruction précise des trajectoires des particules chargées, proches du point d'interaction. Dans les collisionneurs e+e- (par exemple l'ILC), nous envisageons de simplifier les détecteurs de pixels MAPS (Monolithic Active Pixel Sensors) déjà proposés, et qui sont basés sur trois transistors et une photodiode, en les réduisant à un seul transistor (1T). De plus, des améliorations drastiques de la résolution spatiale peuvent être apportées en réduisant la taille des pixels à moins de 1 µm2. L'autre avantage est la possibilité de résoudre des multiplicités, soit plusieurs impacts dans un seul pixel, ce qui peut se produire dans des pixels de dimensions plus élevées. Pour ce nouveau concept de pixel, nous voulons réaliser une boîte quantique Ge dans un pixel 1T, qui à la fois collecte les charges générées le long de la trajectoire d’une particule chargée dans le volume du pixel et aussi qui module le courant de lecture permis par le transistor (1T). Avec le projet bottom-up CEA, en 2020-2021 (maintenant terminé) nous avons étudié l'épitaxie UHV/CVD de Ge sur Si comme première étape pour une structure NMOS. Une croissance 2D de Ge sur substrat de silicium a été obtenue, avec une couche finale de Ge de 20 nm présentant une très faible rugosité (0,25 nm), malgré la présence de dislocations à l'interface Si/Ge générant des défauts d'empilement dans l'épaisseur de la couche. Récemment, l'équipe C2N SEEDs a également démontré la faisabilité de structures sandwich Si (25nm)/Ge (21nm)/Si avec une composition en Ge jusqu'à 95% et avec une diminution de la densité de défauts dans la couche de Ge. Des études de mélange du Si dans la couche Ge et vice-versa, dues au recuit thermique seront nécessaires pour évaluer la compatibilité du Ge enterré dans le substrat avec un procédés CMOS, que nous devrons définir. Nous prévoyons également d'utiliser des diélectriques de grille comme le HfO2 pour réduire le budget thermique. La R&D sur la technologie et les matériaux nécessaires à la réalisation de ce dispositif devrait prouver la faisabilité pratique de ce pixel déjà simulé au niveau dispositif il y a cinq ans. Des matrices de pixels prototypes fabriquées au C2N pour le substrat et au LAAS pour le procédé MOS seront caractérisées afin de connaître leurs performances en tant que détecteur de particules chargées et de photons X à l'étape finale de ce développement.